chkdsk是什么_关于7系列FPGA LVDS和LVDS

简介:在设计外设与Xilinx 7系列FPGA的互连时，经常使用LVDS接口如何确保设备之间的正确互连？这篇博文整理了Xilinx的官方技术问答，希望能给开发者一些指导。

1。Xilinx-7系列可编程门阵列差分信号接口

Xilinx 7系列可编程门阵列提供两种输入/输出库:高性能输入/输出库和宽电压范围输入/输出库

高压输入输出组:支持1.8V的最大VCCO电压，LVDS为高压输入输出组差分信号电平

小时输入输出组:支持3.3V的最大VCCO电压LVDS_25为高压输入输出组差分信号电平

表1，LVDS_25电平DC特性

表2，LVDS电平DC特性256差分接口清单

在设计7系列差分接口时，我们可以参考图1和图2中的清单，并遵循图中的要求，以确保正常的电气连接

图1，惠普银行-LVDS级兼容性设计检查表

图2，人力资源银行-LVDS_25级兼容性设计检查表

在图1检查表中，我们可以看到，当

惠普LVDS输入输出作为输出引脚时，VCCO电压只能为1.8V，输入输出内部端接电阻可用。当使用

马力LVDS输入输出作为输入时，VCCO电压可能不是1.8V。在这种情况下，LVDS电平可能被输入到高压输入输出组在这种情况下，注意:

1)DIFF_TERM属性必须为假，输入输出内部端接电阻不可用，只能使用外部端接；

2)确保驱动装置的视频点播和VOCM电平在7系列接收机VIDIFF和VICM要求的范围内。

例如，如果惠普VCCO=1.5V，此时可以接收到LVDS输入，但信号输入摆幅不能超过VCCO+0.25V

，类似于上面的描述

3。描述

1。约3.3V LVDS

LVDS_33输入/输出标准在一些旧的现场可编程门阵列系列中可用，但在7系列设备中不支持。如果使用LVDS输出，VCCO不能在人力资源银行或惠普银行使用3.3V电源。7系列输入/输出库支持老系列现场可编程门阵列的LVDS _ 33输出，但必须确保:1)不能违反数据手册表1和表2中的车辆识别号要求；2)不能违反lvds (hpbank)或LVDS_25(HR Bank)中的VIDIFF和VICM要求