晶体_进军2nm工艺 中科院研发世界首个自对准栅极的叠层垂直纳米环栅晶体管

目前世界上最先进的半导体工艺已经进入7nm，下一步进入5nm、3nm节点，制造难度越来越大，其中晶体管结构的限制很重要，未来的工艺需要新型晶体管。 据中国科学院报道，中国科学家开发了一种新型垂直纳米栅极晶体管，它成为2nm以下技术的主要技术候补，意义重大。

Intel开始最初的22nm FinFET程序后，世界主要的半导体制造商开始在22/16/14nm节点启用FinFET晶体管，现在的7nm使用，今后5nm、4nm等节点也使用FinFET晶体管，但在3nm以后

根据公式，基于全新的GAA晶体管结构，三星使用纳米芯片器件来制造MBC fet (多桥通道fet，多桥通道场效应晶体管)，该技术主要取决于FinFET晶体管技术

此外，MBCFET技术还能应对现有的FinFET制造工艺技术和设备，加快工艺开发和生产。

前几天三星发布了3nm工艺的具体指标，与现在的7nm工艺相比

3nm工艺将核心面积减少45%，能耗降低50%，性能提高35%。

从以上信息可以看出GAA围绕栅极晶体管的重要意义，中国科学院微电子厂领导中心朱慧珑研究员及其课题组前几天突破的也是这一领域，政府从2016年开始对相关的基础设备和关键技术开展系统研究， 世界上首次提出并实现了具有自对准栅极的层叠垂直纳米栅极晶体管( verticalsandwighgate-all-around fets或VSAFETs )。

这项研究成果最近发表在国际微电子领域的顶级期刊《IEEE电子设备检测器》上( DOI: 10.1109/LED.2019.2954537 )。

左上: STEM俯视图，用原子层选择性蚀刻锗硅的方法制作的直径10nm的纳米线(左)和厚度23nm的纳米片(右)。

右上:具有自对准性高的k金属栅极的层叠垂直纳米栅极晶体管( VSAFETs )的TEM剖视图(左)和HKMG部分放大图(右)

下: pVSAFETs设备的结构和I-V特性:设备结构图(左)、迁移特性曲线(中)和输出特性曲线(右)

据介绍，朱慧珐课题组系统地开发了原子层选择性蚀刻锗硅的方法，结合多层外延生长技术，将该方法用于锗硅/硅超晶格层压的选择性蚀刻， 首次开发了纳米晶体管的沟道尺寸和有效栅极长度被正确控制的垂直纳米栅极晶体管的自对准高k金属栅极后栅极工艺，其集成工艺与主流的先进CMOS工艺相兼容。 课题组最终制备了栅极长60nm、纳米芯片厚20nm的p型VSAFET。 原型设备的SS、DIBL和电流开关比( Ion/Ioff )分别为86mV/dec、40mV和1.8x105。