ip核设计【相关词_fpga【相关词_ip核设计】

本文介绍了LCD的通用驱动电路IP核设计,采用自顶向下的设计方法将其划分为几个主要模块,分别介绍各个模块的功能,用VHDL语言对其进行描述,用FPGA实现并通过了仿真验

Altera推出4个新IP核设计 提供15%时序余量

500x333 - 25KB - JPEG

新型LCD驱动电路IP核的总体设计

300x267 - 27KB - JPEG

使用LabVIEW FPGA模块设计IP核

332x312 - 6KB - GIF

《SoC设计与IP核重用技术》(马光胜,冯刚)

280x280 - 21KB - JPEG

基于Avalon-ST接口帧读取的IP核设计应用研究

355x254 - 15KB - GIF

基于FPGA的8段数码管动态显示IP核设计

807x612 - 84KB - JPEG

基于FPGA的RS232异步串行口IP核设计 - 21IC

462x265 - 40KB - JPEG

可复用SPI模块IP核的设计与验证

264x204 - 13KB - JPEG

基于Q-Coder算术编码器的IP核设计-FPGA

370x558 - 30KB - JPEG

AVR AT90S1200 IP核设计及复用技术

297x212 - 13KB - JPEG

基于ARM平台的MAC协议IP核设计

481x479 - 32KB - PNG

SoC设计与IP核重用技术 马光胜 国防工业出版

500x500 - 34KB - JPEG

适用于嵌入式系统的aes加密ip核设计

269x451 - 18KB - GIF

AVR AT90S1200 IP核设计及复用技术

288x273 - 19KB - JPEG

SoC及其IP核的设计与其在通信中的应用研究

294x589 - 37KB - JPEG