verilog中wire和reg_verilog中wire eseg什么意思

verilog中wire和reg_verilog中wire eseg什么意思的相关文章